PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10223901 A

(43) Date of publication of application: 21.08.98

(51) Int. CI

H01L 29/78

(21) Application number: 09225077

(22) Date of filing: 21.08.97

04.12.98 JP 08324368 (30) Priority:

(71) Applicant:

SONY CORP

(72) Inventor:

KAWAI HIROHARU **IMANAGA TOSHIHARU**


(54) FIELD EFFECT TRANSISTOR AND MANUFACTURE OF THE SAME

COPYRIGHT: (C)1998,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a GaN(gallium nitride) based field effect transistor capable of handling larger input amplitude making use of a gate insulation film.

SOLUTION: A channel layer 3 and a gate insulation film 4 are laminated on a substrate 1 through a buffer layer 2 in order of precedence, and a gate electrode 7 is arranged on it. A source electrode 5 and a drain electrode 6 are on both sides of the gate electrode 7 and electrically connected to the channel layer 3 through the openings 4a and 4b. The channel layer 3 is composed of n-type GaN, and the gate insulation film 4 is composed of AIN(aluminum nitride). The AIN has a high Schottky barrier because of being superior to insulation and can handle a large input amplitude. This can also form an inversion layer in an enhancement mode and the same operation as Si-MOS(silicon metal oxide semiconductor) can be made.



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-223901

(43)公開日 平成10年(1998) 8月21日

(51) Int.Cl.

H01L 29/78

酸別記号

FΙ

H01L 29/78

301B

301H

審査請求 未請求 請求項の数17 OL (全 13 頁)

(21)出願番号

特願平9-225077

(22)出願日

平成9年(1997)8月21日

(31) 優先権主張番号 特願平8-324368

(32)優先日

平8 (1996)12月4日

(33)優先權主張国 日本(JP)

(71)出頭人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 河合 弘治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 今永 俊治

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 藤島 洋一郎

(54) 【発明の名称】 電界効果型トランジスタおよびその製造方法

(57)【要約】

【課題】 ゲート絶縁膜を用いることにより大きな入力 振幅をとることができるGaN系の電界効果トランジス タを提供する。

【解決手段】 基板1の上にバッファ層2を介してチャ ネル層3とゲート絶縁膜4が順次積層され、その上にゲ ート電極7が配設されている。ソース電極5とドレイン 電極6は、ゲート電極7を挟むようにして開口4a, 4 bを介してチャネル層3と電気的に接続されている。チ ャネル層3はn型のGaNにより構成され、ゲート絶縁 膜4はA1Nにより構成されている。A1Nは絶縁性に 優れているのでショットキー障壁が大きくなり、大きな 入力振幅をとることができる。また、エンハンスメント モードの場合においては反転層を形成することができ、 Si-MOSと同じような動作をさせることができる。



【特許請求の範囲】

【請求項1】 ガリウム(Ga), アルミニウム(A1), ホウ素(B)およびインジウム(In)からなる群のうちの少なくとも1種のIII族元素と窒素(N)とを含むIII族ナイトライド化合物半導体によりチャネル層を形成してなる電界効果型トランジスタであって、

1

ゲート電極とチャネル層との間にゲート絶縁膜を備えると共に、このゲート絶縁膜をIII族元素としてアルミニウムを少なくとも含むIII族ナイトライド化合物半 10 導体により構成したことを特徴とする電界効果型トランジスタ。

【請求項2】 前記ゲート絶縁膜を、エピタキシャル成長させた I I I 族ナイトライド化合物半導体により構成したことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項3】 前記チャネル層を、エピタキシャル成長させた I I I 族ナイトライド化合物半導体により構成したことを特徴とする請求項2記載の電界効果型トランジスタ。

【請求項4】 前記ゲート絶縁膜を、A1、 Ga_{1-x} N の化学式で表されかつ0. $3 < X \le 1$ の範囲である II 1族ナイトライド化合物半導体により構成したことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項5】 前記ゲート絶縁膜の膜厚は、1 n m以上50 n m以下の範囲であることを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項6】 前記チャネル層に対して前記ゲート絶縁 膜の反対側にキャリア障壁層を備えたことを特徴とする 請求項1記載の電界効果型トランジスタ。

【請求項7】 前記チャネル層はキャリア走行層とキャリア供給層とを備えると共に、このキャリア供給層は前記キャリア走行層の前記ゲート絶縁膜側およびその反対側の少なくとも一方に対して配設されたことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項8】 前記キャリア走行層はキャリアとして電子を有する電子走行層であり、前記キャリア供給層はキャリアとして電子を供給する電子供給層であることを特徴とする請求項7記載の電界効果型トランジスタ。

【請求項9】 前記電子走行層および電子供給層に対し 40 て前記ゲート絶縁膜の反対側にキャリア障壁層として電 子障壁層を備えたことを特徴とする請求項8記載の電界 効果型トランジスタ。

【請求項10】 前記電子走行層を、III族元素としてガリウムおよびインジウムのうちの少なくともガリウムを含むと共に、n型不純物が添加されたあるいはn型不純物およびp型不純物が添加されていないIII族ナイトライド化合物半導体により構成したことを特徴とする請求項8記載の電界効果型トランジスタ。

【請求項11】 前記電子供給層を、111族元素とし 50 化合物半導体によりチャネル層を形成してなる電界効果

てアルミニウムおよびガリウムのうちの少なくともガリウムを含むと共に、n型不純物が添加された III族ナイトライド化合物半導体により構成したことを特徴とする請求項8記載の電界効果型トランジスタ。

【請求項12】 前記電子障壁層を、III 族元素としてアルミニウムおよびガリウムのうちの少なくともガリウムを含むと共に、前記電子供給層よりも抵抗が高いかあるいはp型不純物が添加されたIII 族ナイトライド化合物半導体により構成したことを特徴とする請求項9記載の電界効果型トランジスタ。

【請求項13】 前記ゲート電極を、アルミニウム,金、チタン、白金、パラジウム、タングステン、モリブデンおよびニッケルからなる群のうちの少なくとも1種を含む金属により構成したことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項14】 前記ゲート電極の側面に、前記ゲート電極側の少なくとも一部において側壁を備えたことを特徴とする請求項1記載の電界効果型トランジスタ。

【請求項15】 前記ゲート電極は、前記側壁によりゲ 20 ート絶縁膜との接触面積が縮小されていることを特徴と する請求項14記載の電界効果型トランジスタ。

【請求項16】 ガリウム(Ga)、アルミニウム(A1)、ホウ素(B)およびインジウム(In)からなる群のうちの少なくとも1種のJII族元素と窒素(N)とを含むIII族ナイトライド化合物半導体よりなるチャネル層の上に、ソース電極、ドレイン電極およびゲート絶縁膜を介してゲート電極を形成してなる電界効果型トランジスタの製造方法であって、

チャネル層を形成したのち、その上にゲート絶縁膜の構 30 成層を形成する構成層形成工程と、

ゲート絶縁膜の構成層の上にゲート電極のダミーゲート を形成するダミーゲート形成工程と、

ダミーゲートの側面に側壁を形成する側壁形成工程と、 ダミーゲートと側壁とをマスクとしてゲート絶縁膜の構 成層を選択的に除去し、ゲート絶縁膜を形成する工程と を含むことを特徴とする電界効果型トランジスタの製造 方法。

【請求項17】 更に、ゲート絶縁膜を形成したのち、チャネル層の上にダミーゲートと側壁とを利用して選択的にコンタクト層を形成し、その上にソース電極とドレイン電極とを形成するソースドレイン電極形成工程を含むことを特徴とする請求項16記載の電界効果型トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ガリウム(Ga)、アルミニウム(Al)、ホウ素(B)およびインジウム(In)からなる群のうちの少なくとも1種のIII族元素と窒素(N)とを含むIII族ナイトライド化合物半導体によりチャネル層を形成してなる電界効果

型トランジスタおよびその製造方法に係り、特に、ゲー ト電極とチャネル層との間にゲート絶縁膜を備えてなる 電界効果型トランジスタおよびその製造方法に関する。 [0002]

【従来の技術】 【 】 【 族ナイトライド化合物半導体であ るガリウムナイトライド(GaN)はその禁制帯幅が 3.4 e V と大きく、間接遷移伝導帯は更にその上1. 5 e V以上のところにあると考えられている。また、G a Nの飽和速度は約2.5×10'cm/sであり、他 の半導体であるシリコン (Si) やガリウム砒素 (Ga 10 As)やシリコンカーバイド(SiC)に比べて大き い。更に、GaNの破壊電場は約5×10°V/cm と、SiやGaAsよりも一桁以上大きく、SiCより も大きい。それゆえ、GaNは高周波、高温、大電力用 半導体素子を構成する材料として大きな可能性を持つと とが予想されてきた。

【0003】近年に至っては、GaNを用いた半導体素 子の試作例も見られるようになった。このうち、トラン ジスタに関しては、GaAs系の電界効果型トランジス タ (Field Effect Transistor ; FET) について開発 20 された構成をそのまま適用したものが報告されている。 【0004】図16および図17は、GaNを用いた電 界効果型トランジスタの従来例を表すものである。図 1 6に示した電界効果型トランジスタは、いわゆるMES (Metal Semiconductor) 構造のものであり、サファイ ア基板1の上に真性のGaNよりなるバッファ層2を介 してn型のGaNよりなる動作層63が形成され、その 上にゲート電極7、ソース電極5およびドレイン電極6 がそれぞれ形成されている(M. A. Kahn, A. P L.,62(15), 1786(1993))。図17 に示した電界効果型トランジスタは、いわゆるHEMT (High Electron Mobility Transistor) 構造のもので あり、サファイア基板1の上に不純物を添加しないGa Nよりなる電子走行層73bとn型のAIGaNよりな る電子供給層73aとが順次積層され、その上にゲート 電極7が形成されると共に、電子走行層73bの上に電 子供給層73aを挟むようにソース電極5とドレイン電 極6がそれぞれ形成されている(M.A.Kahn, A. P L.,65 (9), 1121 (1994)). [0005] また、別の例では、HEMT構造において 40 AIGaNよりなる電子供給層の厚さを薄くすることに より、閾値ゲート電圧をOV付近としたものもある (M. A. Kahn, A. P L.,68 (4), 22

(1996))。いわゆるエンハンスメントモードのも

のである。 [0006]

【発明が解決しようとする課題】しかしながら、このよ うなMES構造やHEMT構造の電界効果型トランジス タでは、ゲート電極における金属と半導体とのショット キー障壁が1~1.2 e V 程度と比較的小さく、GaA 50

s系のショットキー障壁(0.7eV)よりは大きいも のの、順方向ゲートバイアスを大きくとれないという問 題があった。但し、これはGaNに関する材料特有の問 題というより、MESという電界効果型トランジスタの 動作方式に問題があった。

【0007】 これに対し、Si系では、MOS (Metal-Oxide-Semiconductor)型(すなわちMIS (Metal-In sulator-Semiconductor)型)の電界効果型トランジス タが用いられている。との電界効果型トランジスタで は、Siの酸化物のシリコンオキサイド(SiO、)が 良質の絶縁膜であることから、ゲート電極をゲート絶縁 膜としてのSiO、膜を介してSi層の上に形成し、S iO、膜とSi層との界面における反転層をチャネルと して動作させている。そのため、Si系の電界効果型ト ランジスタでは入力振幅を大きくとることができる。 【0008】従って、GaN系の電界効果型トランジス タにおいても、SiO、並みの高い障壁をもち化学的に 安定なゲート絶縁膜を用いることができれば、Si系と 同じように大きな入力振幅をとることができるようにな る。それにより、GaNにおいて特有の高耐圧性と相ま って大きな出力が得られるようになる。

【0009】本発明はかかる問題点に鑑みてなされたも ので、その目的は、化学的に安定したゲート絶縁膜を用 いることにより、大きな入力振幅をとることができるG aN系の電界効果型トランジスタおよびその製造方法を 提供することにある。

[0010]

【課題を解決するための手段】本発明の電界効果型トラ ンジスタは、ガリウム、アルミニウム、ホウ素およびイ 30 ンジウムからなる群のうちの少なくとも1種のIII族 元素と窒素とを含む111族ナイトライド化合物半導体 によりチャネル層を形成してなるものであって、ゲート 電極とチャネル層との間にゲート絶縁膜を備えると共 に、このゲート絶縁膜をIII族元素としてアルミニウ ムを少なくとも含む高抵抗の111族ナイトライド化合 物半導体により構成したものである。

【0011】本発明の電界効果型トランジスタの製造方 法は、ガリウム、アルミニウム、ホウ素およびインジウ ムからなる群のうちの少なくとも1種の111族元素と 窒素とを含むIII族ナイトライド化合物半導体よりな るチャネル層の上に、ソース電極、ドレイン電極および ゲート絶縁膜を介してゲート電極を形成してなるもので あって、チャネル層を形成したのち、その上にゲート絶 緑膜の構成層を形成する構成層形成工程と、ゲート絶縁 膜の構成層の上にゲート電極のダミーゲートを形成する ダミーゲート形成工程と、ダミーゲートの側面に側壁を 形成する側壁形成工程と、ダミーゲートと側壁とをマス クとしてゲート絶縁膜の構成層を選択的に除去し、ゲー ト絶縁膜を形成する工程とを含むものである。

【0012】との電界効果型トランジスタでは、ゲート

電極に電圧を加えると、その電圧に応じてドレイン電流 が増減する。ここで、ゲート電極とチャネル層との間に アルミニウムを少なくとも含む髙抵抗のIII族ナイト ライド化合物半導体よりなるゲート絶縁膜が挿入されて いるので、ゲート電極の絶縁障壁が高くなっており、ゲ ート電極に大きな電圧を加えることができる。また、ゲ ート絶縁膜の絶縁性が高いので、ゲート絶縁膜の厚さを 薄くすることができ、相互コンダクタンスg。が大きく なり、動作が高速となる。

【0013】 この電界効果型トランジスタの製造方法で は、チャネル層の上にゲート電極の構成層を形成したの ち、その上にダミーゲートを形成し、その側面に側壁を 形成する。次いで、このダミーゲートと側壁とをマスク としてゲート絶縁膜の構成層を選択的に除去し、ゲート 絶縁膜を形成する。

[0014]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0015】(第1の実施の形態)図1は本発明の第1 の実施の形態に係る電界効果型トランジスタの構成を表 20 すものである。この電界効果型トランジスタは、サファ イアよりなる基板(例えばc面)1の上にバッファ層2 を介してチャネル層3とゲート絶縁膜4が順次積層され ている。このゲート絶縁膜4の上には、ゲート絶縁膜4 の開口4aを介してチャネル層3と電気的に接続された ソース電極5と、ゲート絶縁膜4の開口4bを介してチ ャネル層3と電気的に接続されたドレイン電極6とが配 設されている。ゲート絶縁膜4の上には、また、ソース 電極5とドレイン電極6との間にゲート電極7が配設さ れている。ソース電極5,ドレイン電極6およびゲート 電極7は、例えば基板1の側からチタン(Ti), アル ミニウム (A1) および金 (Au) を順次積層して構成 されている。

【0016】パッファ層2は例えば高抵抗の真性GaN により構成されてており、その厚さは例えば2 µmとな っている。チャネル層3は例えばn型不純物としてSi を添加したn型GaNにより構成されており、その厚さ は例えば0. 1μmとなっている。その不純物濃度は、 例えば1×10¹cm⁻である。なお、チャネル層3の 不純物濃度と厚さをそれぞれ制御することにより、ゲー 40 ト閾値電圧を適宜に調節することができる。すなわち、 不純物濃度を高くすればノルマルオン(デブレッション モード;depletion mode)となり、不純物濃度を低くす ればノルマルオフ (エンハンスメントモード; enhancem ent mode) となる。

【0017】例えば、チャネル層3の厚さが0.1 µ m の場合、不純物濃度が5×101cm-1以下においてエ ンハンスメントモードとなる。よって、上記の不純物濃 度1×10¹⁰ c m⁻³ においてはデブレッションモードと なる。また、不純物濃度が5×10¹cm⁻³以下におい 50 但し、10は0.034nA, デバイス(ダイオード)

ては、ゲート電極7に正の電圧を加えていくと、チャネ ル層3の中ではなく、ゲート絶縁膜4とチャネル層3と の界面のチャネル層3側に電子が誘起されるいわゆるM OS動作のエンハンスメントモードとなる。

【0018】ゲート絶縁膜4は例えばアルミニウムナイ トライド(A1N)により構成されており、その厚さは 例えば3 n mとなっている。なお、図2にA1NとG a Nとの間および白金(Pt)とGaNとの間のバンド接 続状態を示す。ととで、AINとGaNとの間は直接遷 移型パンド構造である。また、AlNとGaNとのパン ド接続比 ($\triangle E$ 、 $/\triangle E$ 。) は、GaAs系とほぼ同じ と見積もって約0.7程度とした。更に、図2には、実 験的に得られているGaNとPtとのショットキー障壁 (1. 1eV) (L. Wang, A. P. L.,68 (9), 1267(1996)) についても合わせて示 した。これにより、AINと金属とのショットキー障壁 はまだ知られていないが、AINとPtとのショットキ ー障壁は約3. 1 e V程度であると推定される。この値 は、GaNまたはGaN系HEMT素子のゲートショッ トキー障壁の大きさの約3倍であり、SiO、と金属と のショットキー障壁の大きさと同等である。尚、ショッ トキー障壁とは、通常、電極金属の仕事関数と半導体の 電子親和力との差をいうが、ここではAINやSiO、 などの絶縁体の電子親和力との差もショットキー障壁と 便宜的に称している。

【0019】図3にゲート電極7の下における伝導帯の バンド概念図を示す。このように、本実施の形態に係る 電界効果型トランジスタでは、ゲート絶縁膜4によりゲ ート電極の絶縁障壁が大きくなっている。また、図4に チャネル層3を真性GaNで構成した場合のゲート電極 7の下における伝導帯のフラットバンド概念図を示す。 この図から、チャネル層3を真性のあるいは不純物濃度 が極めて低いGaNにより構成すれば、Si-MOSと 同様に、ゲート電極7に正の電圧を加えることにより反 転層を形成することができることが分かる。

【0020】なお、AINの絶縁性に関しては過去に報 告がなされている(A. Bykhovski, J. Ap pl. Phys., 77 (4), 1616 (199 5))。この文献においては、図5に示したように、サ ファイア基板11の上にA1N層12, 真性のi-Ga N層13, n型のn-GaN層14, A1N層15およ びn型のn-GaN層16を順次積層し、n-GaN層 14の上とn-GaN層16の上に電極17, 18をそ れぞれ形成したn-GaN/AlN/n-GaNダイオ ードを用いて実験を行っている。n-GaN層14の厚 さは1μm、A1N層15の厚さは3nm、n-GaN 層16の厚さは0.4μmである。

【0021】図6にその結果を示す。このように電圧が 2 Vのときの電流比(I/Io)は3×10°である。

面積は31400μm²である。従って、一般的なゲー ト面積である100μm² における電流値は約3.2× 10-0Aとなり、ゲート絶縁膜4に用いる場合には3n mの厚みで十分な性能を得られることが分かる。

7

【0022】との文献においては、A1N層15の厚さ が3 n mよりも薄い場合の結果は報告されていないが、 例えば、厚さが1nm程度のときの電流値が厚さ3nm のときの100倍(すなわち3×10-6A)まで増加す るとしても、ゲート絶縁膜4として十分に用いることが できる。しかしながら、AINの1原子層における厚さ の変化が0.3nm程度であることから、AlNをln mよりも薄い厚さで広い面積に亘って均一に形成するの は難しいと考えられる。よって、ゲート絶縁膜4の厚さ は1nm以上が好ましい。

【0023】なお、本実施の形態に係る電界効果型トラ ンジスタは、ソース電極5 およびドレイン電極6の周囲 の領域におけるチャネル層 3からバッファ層 2の一部に かけて、この電界効果型トランジスタを他の素子と分離 するための分離部8が適宜形成されている。この分離部 8には例えばヘリウム(He)イオンが注入されてい

【0024】とのような構成を有する電界効果型トラン ジスタは、次のようにして製造することができる。

【0025】まず、例えば、サファイアよりなるc面の 基板 1 を用意し、水素(H,)ガス雰囲気中において、 1050℃でクリーニングする。次いで、例えば、温度 を520℃に下げ、MOCVD (Metal Organic Chemic al Vapor Deposition)法により原料ガスを供給しつつ 膜厚25nmのGaNの下地層(図示せず)を成長させ る。そののち、例えば、温度を1000℃に上げ、MO CVD法により原料ガスを供給しつつバッファ層2. チ ャネル層3. ゲート絶縁膜4をそれぞれ成長させる。な お、GaN下地層とは通常核形成層(nucleati on layer)ともいわれ、GaN成長では公知の 技術である。

【0026】ととで原料ガスには、例えば、ガリウムの 原料としてトリメチルガリウム(Ga(CH,),;T MG), アルミニウムの原料としてトリメチルアルミニ ウム(Al(CH,),;TMA),窒素の原料として シラン(SiH,)をそれぞれ用いる。各ガスの流量 は、例えば、TMGが40μmol/min, TMAが $10 \mu \text{mol/min}, \text{rve-rm0}. \text{4mol/m}$ inおよびシランが約0.01~0.1μmol/mi nである。また、原料ガスと共に、キャリアガスとして 8リットル/minの水素ガスと8リットル/minの 窒素(N,)ガスを流す。成長圧力は例えば250To rrである。

【0027】続いて、分離部8の形成領域に例えばHe

離を行ったのち、例えば反応性イオンエッチング(Reac tiveIon Etching: R IE) 法によりゲート絶縁膜4を 選択的に除去して開口4a,4bを形成する。 開口4 a, 4bを形成したのち、ソース、ゲートおよびドレイ ンの各電極形成領域にそれぞれ同時に例えばチタン、ア ルミニウムおよび金を順次蒸着することにより、ソース 電極5, ゲート電極7およびドレイン電極6をそれぞれ 形成する。そののち、窒素ガス雰囲気中において、例え ば700℃で1分間の熱処理を行い、ソース電極5およ びドレイン電極6のコンタクト抵抗を低下させる。これ により図1に示した電界効果型トランジスタとなる。 【0028】以下、この電界効果型トランジスタの動作 について説明する。

【0029】との電界効果型トランジスタでは、ととに おいてはデプレッションモードなので、ゲート電極7に 負の電圧を加えるとチャネル層3内に空乏層が形成さ れ、ソース電極5とドレイン電極6との間に流れるドレ イン電流が減る。このとき、ゲート絶縁膜4により絶縁 障壁が高くなっているので、ゲート電極7に加えること 20 ができる電圧が大きくなり、その出力が大きくなる。ま た、A1Nは絶縁性が高いので、ゲート絶縁膜4の厚さ を薄くすることができ、ゲート電極7とチャネル層3と の距離が短くなると共に、AlNの比誘電率が約10 と、SiO」の4よりも大きいので、相互コンダクタン スg。が大きくなり、高速で動作する。

【0030】なお、エンハンスメントモードの場合に は、ゲート電極7に正の電圧を加えるとチャネル層3内 に電子が誘起され、ソース電極5とドレイン電極6との 間にドレイン電流が流れることを除き、デプレッション モードと同様である。また、チャネル層3が真性または 極めて不純物濃度が低いGaNにより構成されたエンハ ンスメントモードの場合には、ゲート電極7に正の電圧 を加えるとチャネル層3とゲート絶縁膜4との界面のチ ャネル層3側内に電子が誘起され、反転層が形成され て、ソース電極5とドレイン電極6との間にドレイン電 流が流れることを除き、デプレッションモードと同様で ある。

【0031】とのように本実施の形態に係る電界効果型 トランジスタによれば、AlNよりなるゲート絶縁膜4 アンモニア(NH,)およびn型の不純物の原料として 40 をゲート電極7とチャネル層3との間に備えるようにし たので、化学的熱的に安定でかつ絶縁障壁が大きくな り、大きなゲート電圧を加えることができる。よって、 大きな出力を得ることができる。また、エンハンスメン トモードの場合においても十分にゲート電圧を加えると とができ、反転層の形成というSi-MOSと同じよう な動作をさせることができる。更に、ゲート電極7を構 成する材質選択の幅が広くなり、ブロセスの自由度が大 きくなる。

【0032】また、ゲート絶縁膜4を絶縁性の高いA1 イオンを選択的に注入し、素子の分離を行う。素子の分 50 Nにより構成するようにしたので、ゲート絶縁膜4の厚

さを薄くしても十分に絶縁することができると共に、A 1 Nは誘電率が高いので、相互コンダクタンスg。を大 きくすることができ、高速で動作させることができる。 【0033】更に、ゲート絶縁膜4をMOCVD法によ り成長させた(すなわちエピタキシャル成長させた)A 1 Nにより構成するようにしたので、結晶性を高くする **ととができ、設計通りの絶縁性を得ることができる。加** えて、チャネル層3もMOCVD法により成長させたn 型GaNにより構成するようにしたので、チャネル層3 と続けてゲート絶縁膜4を形成することができ、容易に 10 とができる。また、ショートチャネル効果を抑制するこ 製造することができる。

[0034] (第2の実施の形態) 図7は本発明の第2 の実施の形態に係る電界効果型トランジスタの構成を表 すものである。との電界効果型トランジスタは、第1の 実施の形態におけるチャネル層3とバッファ層2との間 にキャリア障壁層(ここでは電子障壁層9)を備えたこ とを除き、他は第1の実施の形態と同一の構成を有して いる。よって、同一の構成要素には同一の符号を付し、 ここではその詳細な説明を省略する。

【0035】電子障壁層9は例えば高抵抗の真性A1x Ga.x Nにより構成されており、その厚さは例えば 0.05μmとなっている。このΙΙΙ族元素の組成比 は、例えば、アルミニウムが0.2でガリウムが0.8 (すなわちx=0. 2) である。また、チャネル層3 は、例えば、厚さが50nm、不純物濃度が2×1018 cm-3である。

[0036]図8にゲート電極7の下における伝導帯の バンド概念図を示す。このように、本実施の形態に係る 電界効果型トランジスタでは、チャネル層3をゲート絶 縁膜4と電子障壁層9とで挟むととにより、電子がチャ ネル層3にたまるようになっている。これにより、相互 コンダクタンスg。の増大やショートチャネル効果の抑 制を図ることができるようになっている。なお、これら は、チャネル層3の厚さが薄い方がより高い効果を得る ことができるので、本実施の形態においては、第1の実 施の形態よりも更に厚さを薄くしている。

【0037】また、この電界効果型トランジスタは、第 1の実施の形態と同様にして製造することができる。す なわち、例えば基板1の上に図示はしていないがGaN 下地層を成長させたのち、例えばMOCVD法によりバ 40 っている。この構造は、As系高出力トランジスタに採 ッファ層2,電子障壁層9,チャネル層3およびゲート 絶縁膜4をそれぞれ成長させる。なお、電子障壁層9を 成長させる際の条件は第1の実施の形態と同一である。

【0038】更に、この電界効果型トランジスタは次の ように動作する。ことにおいてはデプレッションモード であるので、第1の実施の形態と同様に、ゲート電極7 に負の電圧を加えるとドレイン電流が減る。このとき、 チャネル層3に対してゲート絶縁膜4の反対側に電子障 壁層9が設けられかつチャネル層3が薄くなっているの で、相互コンダクタンスg。が大きくなり、高速で動作 50 ンジウムの原料として例えばトリメチルインジウム(I

する。また、ショートチャネル効果が抑制され、定電流 領域が安定すると共に、ドレイン-ソース耐圧が保持さ れる。なお、これらはエンハンスメントモードの場合に おいても同様である。

【0039】とのように本実施の形態に係る電界効果型 トランジスタによれば、チャネル層3に対してゲート絶 縁膜4の反対側に電子障壁層9を設けると共にチャネル 層3の厚さを薄くするようにしたので、相互コンダクタ ンスg。を大きくすることができ、高速で動作させるこ とができ、定電流領域を安定して得ることができると共 に、ドレインーソース耐圧を保持することができる。更 に、第1の実施の形態と同様にA1Nよりなるゲート絶 縁膜4を備えているので、第1の実施の形態において説 明した効果も有している。

【0040】(第3の実施の形態)図9は本発明の第3 の実施の形態に係る電界効果型トランジスタの構成を表 すものである。この電界効果型トランジスタは、第2の 実施の形態におけるチャネル層3に代えてチャネル層2 20 3を備えたことを除き、他は第2の実施の形態と同一の 構成を有している。よって、同一の構成要素には同一の 符号を付し、ととではその詳細な説明を省略する。

【0041】チャネル層23は、2層のキャリア供給層 (ととでは電子供給層23a)の間にキャリア走行層 (ここでは電子走行層23b)を挟んだ構成を有してい る。電子供給層23aは、例えば、厚さが3nmであ り、n型不純物としてSiが添加されたn型GaNによ り構成されている。不純物濃度は例えば2×101°cm - 3 である。電子走行層 2 3 b は、例えば、厚さが 1 0 n mであり、n型不純物およびp型不純物が添加されてい ないGa_{1-v} In, Nにより構成されている。このII I 族元素の組成比は、例えばガリウムが0.8でインジ ウムが0.2 (すなわちy = 0.2) である。

【0042】図10にゲート電極7の下における伝導帯 のバンド概念図を示す。とのように、本実施の形態に係 る電界効果型トランジスタでは、電子供給層23aと電 子走行層23bとがヘテロ接合となっており、ヘテロ接 合界面において電子供給層23a側が空乏化し電子走行 層23b側に電子(二次元電子ガス)がたまるようにな 用されているPHEMT(pseudomorphic HEMT) に類似したものである。

【0043】この電界効果型トランジスタは、第1の実 施の形態と同様にして製造することができる。すなわ ち、例えば基板1の上に図示はしていないがGaN下地 層を成長させたのち、例えばMOCVD法によりバッフ ァ層2, 電子障壁層9, 電子供給層23a, 電子走行層 23b、電子供給層23aおよびゲート絶縁膜4を順次 成長させる。電子走行層23bを成長させる際には、イ n (CH,), : TMIn) を用いる。各ガスの流量 は、例えば、TMGを5μmol/min, TMInを 40μmol/minである。また、キャリアガスは窒 素ガスのみを16リットル/min流す。成長温度は例 えば800℃である。電子障壁層9,電子走行層23b 層を成長させる際の条件は第1の実施の形態と同一であ る。

11

【0044】この電界効果型トランジスタは次のように 動作する。この電界効果型トランジスタでは、電子走行 層23bに二次元電子ガスがたまっている。ゲート電極 10 7に電圧を加えると、その電圧に応じて二次元電子ガス の濃度が増減し、ソース電極5とドレイン電極6との間 に流れるドレイン電流が変化する。このとき電子供給層 23 a と電子走行層23 b が分離されているので、電子 は不純物による散乱をうけずに走行する。よって、電子 の移動度が高くなり、高速で動作する。

【0045】とのように本実施の形態に係る電界効果型 トランジスタによれば、電子供給層23aと電子走行層 23 b とを備えるようにしたので、不純物による散乱を 移動度を高くすることができ、より高速で動作させるこ とができる。また、第1の実施の形態と同様にA1Nよ りなるゲート絶縁膜4を備えているので、第1の実施の 形態において説明した効果も有している。更に、第2の 実施の形態と同様に電子障壁層9も備えているので、第 2の実施の形態において説明した効果も有している。

【0046】(第4の実施の形態)図11は本発明の第 4の実施の形態に係る電界効果型トランジスタの構成を 表すものである。この電界効果型トランジスタは、第3 の実施の形態と同様に、基板1の上にバッファ層2を介 して電子障壁層39およびチャネル層33が順次積層さ れており、チャネル層33の上にはソース電極5および ドレイン電極6がそれぞれ配設されると共に、その間に はゲート絶縁膜4を介してゲート電極7が配設されてい る。ととでは、電子障壁層39,チャネル層33の具体 的構造およびソース電極5,ドレイン電極6,ゲート電 極7のチャネル層33に対する電気的接続の構造が異な っていることを除き、他は第3の実施の形態と同一の構 成を有している。よって、同一の構成要素には同一の符 号を付し、ことではその詳細な説明については省略す

【0047】電子障壁層39は、第3の実施の形態と同 様に、例えば、厚さが0.05μmであり、高抵抗の真 性Alx Ga1-x Nにより構成されている。但し、II 「族元素の組成比は、例えばアルミニウムが0.3でガ リウムが0.7(すなわちx = 0.3)である。

【0048】チャネル層33は、電子障壁層39の上に 形成されたキャリア供給層(ここでは電子供給層33 a)と、その上に形成されたキャリア走行層(ことでは 電子供給層33b)とから構成されている。電子供給層 50 のA1N層51の上に、例えばCVD(Chemical Vapor

33 aは、例えば、厚さが5 n mであり、n型不純物と してSiが添加されたn型Alx Ga1-x Nにより構成 されている。III族元素の組成比は、例えばアルミニ ウムが0.15でガリウムが0.85(すなわちx=0. 15) である。また、不純物濃度は例えば1×10 1°cm-3である。電子走行層33bは、例えば、厚さが 10 n m であり、n 型不純物およびp 型不純物が添加さ れていないGaNにより構成されている。

【0049】チャネル層33の上には、ゲート絶縁膜4 に隣接してコンタクト層41が形成されており、その上 にソース電極5とドレイン電極6とがそれぞれ形成され ている。コンタクト層41は、例えば、厚さが0.3μ mであり、n型不純物としてSiが添加されたn型Ga 1-、In、Nにより構成されている。 III 族元素の組 成比は、例えばガリウムが0.85でインジウムが0. 152 (すなわちy=0.15) である。不純物濃度は 例えば5×10¹°c m⁻³である。

【0050】ゲート絶縁膜4の上には、絶縁性を有する 側壁42と、この側壁42がゲート絶縁膜4近傍の側面 うけずに電子が走行することができる。よって、電子の 20 に設けられたゲート電極7とが形成されている。側壁4 2は、例えば、幅が約0.2μmであり、シリコンナイ トライド(Si, N.) により構成されている。 すなわ ち、本実施の形態の電界効果型トランジスタでは、ゲー ト電極7とソース電極5が接続されたコンタクト層41 とが側壁42の極わずかな幅を隔てて近接して形成され ており、ソース電極5とゲート電極7との間における抵 抗(いわゆるソース抵抗)を小さくすることができるよ うになっている。また、ゲート電極7はゲート絶縁膜4 との接触面積が側壁42により縮小されたいわゆるTゲ ート構造を有しており、ゲート電極7の抵抗(いわゆる ゲート抵抗)を小さくすることができるようになってい

> 【0051】コンタクト層41、ソース電極5およびド レイン電極6とゲート電極7との間には、それらの間の 電気的絶縁を確保するための絶縁膜43が配設されてい る。絶縁膜43は、例えばポリイミドにより構成されて いる。

【0052】とのような構成を有する電界効果型トラン ジスタは、次のようにして製造することができる。図1 40 2~図15はその各製造工程を表すものである。

【0053】まず、図12(a)に示したように、第1 の実施の形態と同様にして、例えば基板1の上に図示し ないGaN下地層を成長させたのち、例えばMOCVD 法によりバッファ層2,電子障壁層39,電子供給層3 3a,電子走行層33bおよびゲート絶縁膜4を構成す る構成層としてのA1NよりなるA1N層51を成長さ せる(チャネル層形成工程、構成層形成工程)。なお、 MOCVD法の条件は第1の実施の形態と同一である。

【0054】次いで、図12(b)に示したように、と

Deposition) 法によりシリコンオキサイド (Si O,)よりなる層を O. 6 μm積層したのち、これをリ ソグラフィ技術を用いてエッチングにより選択的に除去 し0.8μm幅のダミーゲート52を形成する(ダミー ゲート形成工程)。

13

【0055】続いて、同じく図12(b)に示したよう に、全面(すなわちダミーゲート52およびA1N層5 1の上) に、例えばスパッタ法によりSi, N. よりな るSi, N, 層53を0. 3μm積層する。そののち、 図13(a)に示したように、Si,N,層53を例え 10 極形成工程)と共に、酸素(O,)とCF,とを含むガ ぱテトラフルオロメタン(CF.)を含むガスを用いた RIE法により除去し、ダミーゲート52の側面に側壁 42を形成する(側壁形成工程)。

【0056】側壁を形成したのち、同じく図13(a) に示したように、ダミーゲート52および側壁42をエ ッチングマスクとして、AIN層51を例えばアルカリ 溶液を用いたウエットエッチングにより選択的に除去 し、ゲート絶縁膜4を形成する(ゲート絶縁膜形成工 程)。なお、A1N層のアルカリ溶液を用いたエッチン グ技術は公知の技術であり(J.R.Mileham, Appl.Phys.L 20 ett., 67 (1996) 1119.)、ここでは、例えば60°Cに加 熱したアルカリ溶液中に30分間浸すことにより行う。 【0057】ゲート絶縁膜4を形成したのち、図13 (b) に示したように、全面に例えばMOCVD法によ

りコンタクト層41を成長させる。但し、ダミーゲート 52および側壁42の上においてはエピタキシャル成長 が起こらない。すなわち、ここでは、ダミーゲート52 および側壁42を利用することにより、コンタクト層4 1をゲート絶縁膜4に隣接させて電子走行層33bの上 に選択的に形成する(コンタクト層形成工程)。

【0058】コンタクト層41を形成したのち、図14 (a) に示したように、第1の実施の形態と同様にし て、分離部8を形成する。そののち、コンタクト層41 の上に、例えばリフトオフ法により選択的にチタン、ア ルミニウムおよび金を順次蒸着し、ソース電極5 および ドレイン電極6をそれぞれ形成する。次いで、例えば、 窒素ガス雰囲気中において約700℃で1分間の熱処理 を行い、ソース電極5およびドレイン電極6のコンタク ト抵抗を低下させる(ソースドレイン電極形成工程)。 したのち、全面(ソース電極5,ドレイン電極6,コン タクト層41、側壁42およびダミーゲート52の上) にポリイミドよりなる膜を塗布形成したのち、例えばC F. を含むガスを用いたRIE法によりその一部を除去 (エッチバック)してダミーゲート52の表面を露出さ せ、絶縁膜43を形成する(絶縁膜形成工程)。

【0060】絶縁膜43を形成したのち、図14(b) に示したように、全面(絶縁膜43およびダミーゲート 52の上) にレジスト膜54を塗布形成し、ダミーゲー ト52が露出するようにダミーゲート52よりも大きな 50 O.3<X≦1であるlll族ナイトライド化合物半導

幅の開口54aを選択的に形成する。そののち、フッ化 水素(HF)を含むエッチング溶液を用いたウエットエ ッチングによりダミーゲート52を除去する。

【0061】ダミーゲート52を除去したのち、図15 に示したように、全面(ゲート絶縁膜4,絶縁膜43お よびレジスト膜54の上) に、チタン、アルミニウムお よび金を順次積層した金属膜55を形成する。そのの ち、レジスト膜54をその上の金属膜55と共に除去 (リフトオフ) してゲート電極7を形成する (ゲート電 スを用いたドライエッングにより絶縁膜43を選択的に 除去してソース電極5とドレイン電極6の一部をそれぞ れ露出させる。これにより、図11に示した電界効果型 トランジスタとなる。

【0062】とのようにして形成された電界効果型トラ ンジスタは、次のように動作する。この電界効果型トラ ンジスタでは、ゲート電極7に電圧を加えると、電子走 行層33bにおける二次元電子ガスの濃度が増減し、ソ ース電極5とドレイン電極6との間に流れるドレイン電 流が変化する。ととでは、ゲート電極7とソース電極5 が接続されたコンタクト層41とが側壁42を隔てて近 接して配設されているので、いわゆるソース抵抗が小さ くなっている。

【0063】とのように本実施の形態に係る電界効果型 トランジスタによれば、ゲート電極7とソース電極5が 接続されたコンタクト層41とを側壁42を隔てて近接 して配設するようにしたので、いわゆるソース抵抗を小 さくすることができる。なお、本実施の形態に係る電界 効果型トランジスタは、第1の実施の形態と同様にA1 30 Nよりなるゲート絶縁膜4を備え、かつ第2の実施の形 態と同様に電子障壁層39を備え、かつ第3の実施の形 態と同様にチャネル層33を電子供給層33aと電子走 行層33bとにより構成するようにしたので、第1ない し第3の実施の形態において説明した効果も有してい

【0064】また、本実施の形態に係る電界効果型トラ ンジスタの製造方法によれば、ダミーゲート52および 側壁42を利用してゲート絶縁膜4を形成するようにし たので、製造工程を簡素化することができ、容易に本実 【0059】ソース電極5およびドレイン電極6を形成 40 施の形態に係る電界効果型トランジスタを実現すること ができる。

> 【0065】以上、実施の形態を挙げて本発明を説明し たが、本発明は上記各実施の形態に限定されるものでは なく、種々の変形が可能である。例えば、上記各実施の 形態においては、ゲート絶縁膜4をA1Nにより構成す るようにしたが、III族元素としてアルミニウムを少 なくとも含むIII族ナイトライド化合物半導体であれ ば高い抵抗値を有しているので同様の効果を得ることが できる。特に、Al,Ga,, Nの化学式で表されかつ

体は抵抗が高く好ましい。なお、アルミニウムの組成比が大きくなると抵抗が高くなるので、最も好ましくはA 1 Nである。

【0066】また、上記各実施の形態においては、ゲー ト電極7の材質をプロセスの簡単さからソース電極5 お よびドレイン電極6と同じものとしたが、他の材質によ り構成するようにしてもよい。その際、仕事関数の観点 から最適なものを選択することもできる。例えば、ショ ットキー障壁を大きくしたい場合には仕事関数の大きな 白金やパラジウム (Pd) やニッケル (Ni) などが適 しており、自動車エンジン、原子力や化学プラント内又 は宇宙環境など300℃を越える温度ではモリブデン (Mo) やタングステン(W) などが適している。 【0067】更に、上記各実施の形態においては、ゲー ト絶縁膜4の厚さを具体的に数値を挙げて説明したが、 このゲート絶縁膜4の厚さは薄いほうが相互コンダクタ ンスg。を大きくすることができるので、50nm以下 が好ましく、10nm以下が特に好ましい。また、第1 の実施の形態において説明したように、ゲート絶縁膜4

の均一性を確保するために、1 n m以上が好ましい。 【0068】加えて、上記第3の実施の形態においては、電子供給層23a(すなわちキャリア供給層)を電子走行層23b(すなわちキャリア走行層)の両側に配設するようにしたが、いずれか一方のみでもよい。また、上記第4の実施の形態においては、電子供給層33a(すなわちキャリア供給層)を電子走行層33b(すなわちキャリア走行層)の基板1側に配設するようにしたが、両側あるいは基板1と反対側のみに配設するようにしてもよい。

【0069】更にまた、上記第3の実施の形態においては、電子走行層23bをn型不純物およびp型不純物を添加しないGaInNにより構成するようにしたが、n型不純物を添加したGaInNにより構成するようにしてもよく、n型不純物を添加したまたはn型不純物およびp型不純物を添加しないGaNにより構成するようにしてもよい。加えてまた、電子供給層23aをn型不純物を添加したGaNにより構成するようにしたが、n型不純物を添加したAIGaNにより構成するようにしてもよい。

【0070】同様に、上記第4の実施の形態においては、電子走行層33bをn型不純物およびp型不純物を添加しないGaNにより構成するようにしたが、n型不純物を添加したGaNにより構成するようにしてもよく、n型不純物を添加したまたはn型不純物およびp型不純物を添加しないGaInNにより構成するようにしてもよい。また、電子供給層33aをn型不純物を添加したAlGaNにより構成するようにしたが、n型不純物を添加したGaNにより構成するようにしてもよい。

により構成するようにしたが、III族元素としてアルミニウムおよびガリウムのうちの少なくともガリウムを含むと共に、電子供給層よりも抵抗が高いかあるいは p型不純物が添加されたIII族ナイトライド化合物半導体により構成するようにしてもよい。

16

【0072】加えてまた、本発明は、上記第3および第4の実施の形態において、電子供給層23a,33aと電子走行層23b,33bとの間に真性のGaNよりなるスペーサ層(厚みは例えば1nm)を挿入し、電子移動度を更に高めるようにしてもよい。

【0073】更にまた、上記第4の実施の形態においては、ダミーゲート52をSiO,により構成すると共に、ゲート電極7を形成するに先立ちこのダミーゲート52を除去するようにしたが、ダミーゲート52をタングステンやモリブデンなどの耐熱金属(例えば700℃以上での熱処理においても耐えうる金属)により構成し、これを除去することなくそのままゲート電極7の一部として用いるようにしてもよい。

【0074】加えてまた、上記各実施の形態において は、チャネル層3をn型のIII族元素ナイトライド化 合物半導体で構成するようにしたが、本発明は、p型の III族元素ナイトライド化合物半導体で構成した場合 についても適用することができる。

【0075】更にまた、上記各実施の形態においては、電子障壁層9、39、チャネル層3、23、33、ゲート絶縁膜4およびコンタクト層41をMOCVD法によりそれぞれエピタキシャル成長させるようにしたが、分子線エピタキシー(Molecular Beam Epitaxy; MBE)法や有機金属分子線エピタキシー(Metal Organic Molecular Beam Epitaxy; MOMBE)法やその他のCVD法などの他の方法によりエピタキシャル成長させるようにしてもよい。

[0076]

【発明の効果】以上説明したように本発明の電界効果型トランジスタによれば、少なくともアルミニウムを含む 高抵抗のIII族元素ナイトライド化合物半導体よりなるゲート絶縁膜を備えるようにしたので、ゲート電極の 絶縁障壁が大きくなり、大きなゲート電圧を加えることができ、大きな出力を得ることができるという効果を奏する。また、エンハンスメントモードの場合においても十分にゲート電圧を加えることができるので、反転層の 形成というSi-MOSと同じような動作をさせることができるという効果を奏する。更に、ゲート電極を構成 する材質選択の幅が広くなり、プロセスの自由度が大きくなるという効果も奏する。加えて、ゲート絶縁膜の厚さをさくすることができるので、相互コンダクタンスg。を大きくすることができ、高速で動作させることができるという効果を奏する。

【0071】更にまた、上記第2ないし第4の実施の形 【0077】また、本発明の電界効果型トランジスタの 態においては、電子障壁層9,39を真性のAlGaN 50 製造方法によれば、ゲート酸化膜の構成層の上にダミー

18

ゲートと側壁とを形成すると共に、これらを利用してゲート絶縁膜4を形成するようにしたので、製造工程を簡素化することができ、容易にゲート電極の側面に側壁を設けた本発明の電界効果型トランジスタを実現することができるという効果を奏する。

17

【図面の簡単な説明】

[図1] 本発明の第1の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図2】A1NとGaNとの間およびPtとGaNとの間のバンド接続状態を表す概念図である。

【図3】図1に示した電界効果型トランジスタのゲート 電極下における伝導帯のバンド概念図である。

【図4】チャネル層を真性のGaNにより構成した場合のゲート電極下における伝導帯のフラットバンド概念図である。

【図5】AlNの絶縁性を調べる実験に用いられたn-GaN/AlN/n-GaNダイオードの構成を表す断 面図である。

【図6】図5に示したダイオードにおける電圧と電流との関係を表す特性図である。

[図7]本発明の第2の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図8】図7に示した電界効果型トランジスタのゲート 電極下における伝導帯のバンド概念図である。

[図9]本発明の第3の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図10】図9に示した電界効果型トランジスタのゲー*

*ト電極下における伝導帯のパンド概念図である。

【図11】本発明の第4の実施の形態に係る電界効果型トランジスタの構成を表す断面図である。

【図12】図11に示した電界効果型トランジスタの各 製造工程を表す断面図である。

【図13】図12に続く各製造工程を表す断面図であ る。

【図14】図13に続く各製造工程を表す断面図であ る。

10 【図15】図14に続く各製造工程を表す断面図である。


【図16】従来の電界効果型トランジスタの構成を表す 断面図である。

【図17】従来の他の電界効果型トランジスタの構成を表す断面図である。


【符号の説明】


1, 11…基板、2…バッファ層、3, 23, 33…チャネル層、4…ゲート絶縁膜、4a, 4b…開口、5…ソース電極、6…ドレイン電極、7…ゲート電極、8…20 分離部、9, 39…電子障壁層(キャリア障壁層)、12, 15…A1N層、13…i-GaN層、14, 16…n-GaN層、23a, 33a, 73a…電子供給層(キャリア供給層)、23b, 33b, 73b…電子走行層(キャリア走行層)、41…コンタクト層、42…側壁、43…絶縁膜、51…A1N層(ゲート絶縁膜の構成層)、52…ダミーゲート、53…Si, N。層、54…レジスト膜、55…金属層、63…動作層

【図1】




【図4】 【図5】








【図2】





【図17】



















【図11】

[図16]





[図12]

【図13】



[図14]





【図15】

